⚡ FPGA NTT/INTT 硬件加速器验证报告

5.1 Barrett 模约减 · 负数输入支持

GS butterfly 的差值 (diff) 可能为负。原 Barrett 实现仅支持正数输入。修复方案：计算 |diff| 传入 Barrett，在状态机 S5 阶段根据 diff_sign 修正结果。

修复前：INTT 输出全错 | 修复后：合成通过 ✅ · round-trip 256/256 零误差 ✅

5.2 FSM 等待信号 · ntt_busy vs ntt_done

Wrapper FSM 的 F_WAIT 状态原先等待 ntt_done 信号。但 ntt_done 在 dout_valid 脉冲结束后才拉高，导致丢失输出数据。改为等待 !ntt_busy，确保 FSM 在数据仍有效时捕获全部 256 个输出值。

修复前：NTT 输出错位 | 修复后：合成通过 ✅ · round-trip 256/256 零误差 ✅

5.3 Zeta 表 · Stage 6 硬编码 bug

ntt_top.v L160-161 在 stage=6 时硬编码 zeta=1 而非从 zeta 表读取。删除 stage 判断后统一使用 bf_z <= zeta_dout。

5.4 RESET 极性冲突

NTT 核的 .rst_n 端口要求低有效复位，但顶层传入的是 ~RESET (高有效)。极性与核期望相反，导致 NTT 核永久处于复位状态。修复：统一为低有效复位信号。

5.5 BRAM 推断 · 双 always 块冲突

两个 always @(posedge clk) 块同时写同一 RAM 导致 Vivado 无法推断 BRAM。修复：合并为单一 always 块。